IT之家 5 月 8 日音书，科技媒体 Wccftech 昨日（5 月 7 日）发布博文，报谈称为冲破 10nm 以下制程微缩瓶颈，与 SK 海力士两大巨头正研发下一代 DRAM 制造工艺，争夺行业主导权。

IT之家征引博文先容，不同于贬责器，DRAM 内存芯片必须依靠电容器存储数据。跟着制程节点握住放松（如 10nm 以下的 1c 节点），电容器的尺寸难以不绝缩减，晶体管间距放松也加多了短路风险。

为了让密度进一步普及，开云体育(中国)官方网站行业正转向 3D DRAM，将传统 2D 平面陈设的 DRAM 单位改为垂直或立体堆叠架构的内存本事。其旨趣雷同 3D NAND 闪存，通过调动晶体管陈设标的（如水平摈弃）或垂直堆叠，开云kaiyun(中国)在放松制程时保握电容器容量。

不外在本事完毕方面，三星和 SK 海力士已分化出不同发展蹊径。

三星方面计算执行 GAAFET 工艺。在贬责器制造中，GAAFET 通过栅极包裹沟谈来普及电流规定力；但在 DRAM 中，三星必须将 GAAFET 晶体管与电容器整合在团结单位内。为此，三星议论模仿 NAND 闪存的联想，把崇敬读写操作的规定电路置于存储阵列下方。

而 SK 海力士选定了 4F2 架构。该有斟酌将晶体管垂直堆叠，雷同用栅极材料包裹晶体管，而摄取电容数据的组件则置于晶体管柱下方。这种结构与 GAAFET 有相似之处，但空间布局逻辑迥然相异。

该媒体指出两大巨头蹊径分化，中枢认识一致：当先完毕本事量产，激动自家有斟酌成为下一代 DRAM 的行业圭臬。谁能当先跑通工艺并普及良率，谁就能在 AI 时期的内存市集占据主导。

TSMC 2nm 芯片默示图